# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-169284

(43)公開日 平成7年(1995)7月4日

(51) Int.Cl. <sup>6</sup>		
G11C	16/06	
H01L	21/8247	
	29/788	

識別記号 庁内整理番号 FΙ

技術表示箇所

G11C 17/00

510 D

H01L 29/78

371

審査請求 未請求 請求項の数3 OL (全 16 頁) 最終頁に続く


(21)出願番号	特願平5-311740	(71)出顧人	000003078	
	•		株式会社東芝	
(22)出顧日	平成 5 年(1993)12月13日		神奈川県川崎市幸区堀川町72番地	
		(72)発明者	ヘミンク・ゲルトヤン	
			神奈川県川崎市幸区小向東芝町1番地	株
		·	式会社東芝研究開発センター内	•
	•	(72)発明者	丹沢 徹	•
			神奈川県川崎市幸区小向東芝町1番地	株
			式会社東芝研究開発センター内	
		(72)発明者	田中 智晴	
			神奈川県川崎市幸区小向東芝町1番地	株
			式会社東芝研究開発センター内	
•		(74)代理人	弁理士 鈴江 武彦	

#### (54) 【発明の名称】 不揮発性半導体記憶装置

### (57)【要約】

【目的】 十分な書き込み電圧Vppマージンを確保する ことができると共に、メモリセルのしきい値分布幅を狭 くすることができ、かつ高速に電子注入を行うことがで きるEEPROMを提供すること。

【構成】 半導体層上に浮遊ゲートと制御ゲートを積層 して構成された電気的書き替え可能なメモリセルがマト リクス状に配置されたメモリセルアレイを有し、制御ゲ ートと半導体層との間にしきい値変動パルスを時間△t の間印加するしきい値変動動作と、メモリセルのしきい 値変動パルス印加後の状態を検知するしきい値ベリファ イ動作とを、メモリセルのしきい値が所望の値に達する まで繰り返すEEPROMにおいて、しきい値変動パル スを、しきい値変動動作の度にバルス波高増分AVppだ け高め、所望のしきい値に達したメモリセルのしきい値 分布幅が | ΔVpp | となるように電気的にデータ書き込 みを行うこと。



#### 【特許請求の範囲】

【請求項1】半導体層上に電荷蓄積層と制御ゲートを積 層して構成された電気的書き替え可能なメモリセルがマ トリクス状に配置されたメモリセルアレイと、・

前記メモリセルアレイ中の任意の個数のメモリセルのし きい値を変動させるため、前記制御ゲートと前記半導体 層との間にしきい値変動電圧パルスを時間△t0の間印 加するしきい値変動手段と、

前記任意の個数のメモリセルの前記しきい値変動電圧パ ルス印加後の状態を検知するしきい値ベリファイ手段

前記任意の個数のメモリセルのうち、所望のしきい値に 達していないしきい値変動不十分のメモリセルに対し て、しきい値変動電圧パルスを時間△tの間印加し、再 びしきい値を変動させる再しきい値変動手段とを備え、 前記しきい値変動手段によるしきい値変動動作と前記し きい値ベリファイ手段によるしきい値ベリファイ動作の 後、前記再しきい値変動手段による再しきい値変動動作 と前記しきい値ベリファイ動作を、メモリセルのしきい 値が前記所望の値に達するまで繰り返す不揮発性半導体 20 憶装置。 記憶装置において、

前記しきい値変動電圧パルスを、前記再しきい値変動動 作の度にパルス波髙増分△Vppだけ高め、

前記所望のしきい値に達したメモリセルのしきい値分布 幅が | ΔVpp | となるように電気的にデータ消去或いは データ書き込みを行うことを特徴とする不揮発性半導体 記憶装置。

【請求項2】半導体層上に電荷蓄積層と制御ゲートを積 層して構成された電気的書き替え可能なメモリセルがマ トリクス状に配置されたメモリセルアレイと、

前記メモリセルアレイの各メモリセルのデータをデータ "0"の状態に消去する消去手段と、

前記メモリセルアレイ中の任意の個数のメモリセルのし きい値を変動させるため、前記制御ゲートと前記半導体 層との間に、書き込みデータ("1", "2", …,

"n") に応じたしきい値変動電圧パルス(Vpp1, V pp2 , …, V ppn) を印加する書き込みパルス印加手段 ۲,

前記任意の個数のメモリセルの前記しきい値変動電圧パー ルス印加後の状態を検知するしきい値ベリファイ手段 ٤.

前記任意の個数のメモリセルのうち、書き込みデータ ("1", "2", …, "n") に応じた所望のしきい 値(Vth1, Vth2, …, Vthn)に達していない書き 込み不十分のメモリセルに対して、書き込みデータに応 じたしきい値変動電圧パルスを印加し、再び書き込みデ ータに応じてしきい値変動させる再書き込みパルス印加 手段とを備え.

前記書き込みパルス印加手段によるしきい値変動動作と

動作の後、前記再書き込みパルス印加手段による再しき い値変動動作と前記しきい値ベリファイ動作を、メモリ セルのしきい値が書き込みデータに応じた前記所望の値 に達するまで繰り返し、

前記しきい値変動電圧パルスは、 $Vpp1 = Vpp2 - \Delta V$  $ppd2 = V pp3 - \Delta V ppd3 = \cdots = V ppn - \Delta V ppdn \ge to 3$ ていて.

前記所望のしきい値は、V thi - V thi-1 = Δ V ppdi (i=2, 3, …, n) であることを特徴とする不揮発 10 性半導体記憶装置。

【請求項3】前記書き込みパルス印加手段によるしきい 値変動電圧パルスは時間△ t 0 の間印加され、前記再書 き込みパルス印加手段によるしきい値変動電圧パルスは 時間 Δtの間印加され、

前記しきい値変動電圧パルスは再しきい値変動動作の度 にパルス波髙増分△Vppだけ髙められ、

前記所望のしきい値に達したメモリセルのしきい値分布 幅が | △ V pp | となるように電気的にデータ書き込みを 行うととを特徴とする請求項2記載の不揮発性半導体記

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気的書替え可能な不 揮発性半導体記憶装置(EEPROM)に係わり、特に トンネル電流によりメモリセルに対して書き込み/消去 を行うEEPROMに関する。

[0002]

【従来の技術】EEPROMの1つとして、高集積化が 可能なNANDセル型EEPROMが知られている。と 30 れは、複数のメモリセルをそれらのソース、ドレインを 隣接するもの同士で共用する形で直列接続し、これを 1 単位としてビット線に接続するものである。メモリセル は通常、浮遊ゲート(電荷蓄積層)と制御ゲートが積層 されたFETMOS構造を有する。メモリセルアレイ は、p型基板又はn型基板に形成されたp型ウェル内に 集積形成される。NANDセルのドレイン側は選択ゲー トを介してビット線に接続され、ソース側はやはり選択 ゲートを介して共通ソース線に接続される。メモリセル の制御ゲートは、行方向に連続的に配設されてワード線 40 となる。

【0003】このNANDセル型EEPROMの動作 は、次の通りである。データ書き込みは、ビット線から 最も離れた位置のメモリセルから順に行う。選択された メモリセルの制御ゲートには髙電圧Vpp(=20V程 度)を印加し、それよりビット線側にあるメモリセルの 制御ゲート及び選択ゲートには中間電圧V ppm (=10 V程度) を印加し、ビット線にはデータに応じて0V又 は中間電圧Vm(=8V程度)を与える。

【0004】ビット線に0Vが与えられた時、その電位 前記しきい値ベリファイ手段によるしきい値ベリファイ 50 は選択メモリセルのドレインまで転送されて、電荷畜積 3

層に電子注入が生じる。これにより、選択されたメモリセルのしきい値は正方向にシフトする。この状態を例えば"0"とする。ビット線にVmが与えられた時は電子注入が実効的に起こらず、従ってしきい値は変化せずに、負に止まる。この状態は消去状態で"1"とする。データ書き込みは制御ゲートを共有するメモリセルに対して同時に行われる。

【0005】データ消去は、NANDセル内の全てのメモリセルに対して同時に行われる。即ち、全ての制御ゲートを0Vとし、p型ウェルを20Vとする。とのとき、選択ゲート、ビット線及びソース線も20Vにされる。これにより、全てのメモリセルで電荷蓄積層の電子がp型ウェルに放出され、しきい値は負方向にシフトする。

【0006】データ読み出しは、選択されたメモリセルの制御ゲートを0Vとし、それ以外のメモリセルの制御ゲート及び選択ゲートを電源電位Vcc(例えば5V)として、選択メモリセルで電流が流れるか否かを検出することにより行われる。

【0007】読み出し動作の制約から、"0"書き込み 20後のしきい値は0VからVccの間に制御しなければならない。このため、書き込みベリファイが行われ、"0"書き込み不足のメモリセルのみを検出し、"0"書き込み不足のメモリセルに対してのみ再書き込みが行われるよう再書き込みデータを設定する(ビット毎ベリファイ)。"0"書き込み不足のメモリセルは、選択された制御ゲートを例えば0.5V(ベリファイ電圧)にして読み出すこと(ベリファイ読み出し)で検出される。つまり、メモリセルのしきい値が0Vに対してマージンを持って、0.5V以上になっていないと、選択メモリセ 30ルで電流が流れ、"0"書き込み不足と検出される。

【0008】書き込み動作と書き込みベリファイを繰り返しながらデータ書き込みをすることで個々のメモリセルに対して、書き込み時間が最適化され"0"書き込み後のしきい値は0VからVccの間に制御される。

【0009】このようなNANDセル型EEPROMでは、書き込み時の書き込み電圧Vppを一定としているため、電荷蓄積層の電子の量が比較的少ない書き込み初期ではメモリセルのしきい値変化は速く、電子注入が行われ電荷蓄積層の電子の量が比較的多い書き込み後期ではメモリセルのしきい値変化は遅い。また、書き込み初期ではトンネル電流の流れる絶縁膜に印加される電界が強く、書き込み後期ではその電界は弱い。

【0010】とのため、書き込み速度を速くするため書を込み電圧Vppの下限電圧Vppーminは決まる。を込み電圧Vppを高めると、書き込み後の最大しきい値が高く、書き込み後のしきい値分布幅が広くなり、またトンネル電流の流れる絶縁膜に印加される電界が強くなり信頼性が悪くなる。逆に、書き込み後のしきい値分布に分かでは分かでは、またいでは、書き込み後のしきい値分布を強くしようとすると、Vppを下げなければなりに頼性が悪くなる。逆に、書き込み速度が遅くが変化するためVppを低めると、書き込み速度が遅くが変化するため、Vppマージンが十分ないと信頼性上間が変化するため、Vppマージンが十分ないと信頼性上間

う問題があった。

【0011】以下、この問題について詳しく説明する。 ここで、メモリセルとしては、後述する図1の構成を考 える。図1において、1は制御ゲート、2はゲート間絶 縁膜、3は浮遊ゲート、4はトンネル酸化膜、5はn型 拡散層、6はp型ウェルである。

【0012】従来、例えば浮遊ゲートに電子注入を行う場合、図21(a)に示すように制御ゲート電圧Vcqを印加し、p型ウェルとn型拡散層を0Vにしていた。この場合、制御ゲート電圧Vcgを一定時間Tの間だけ一定電圧Vppにする。初期的には浮遊ゲート中の電子の量が少ないので、図21(b)に示すように浮遊ゲート電位Vfgは比較的高く、図21(c)に示すようにトンネル電流 I tunnelは比較的大きい。浮遊ゲートへの電子注入が進むと、浮遊ゲート中の電子の量が多くなるので、浮遊ゲート電位Vfgは比較的低くなり、トンネル電流 I tunnelは比較的小さくなる。よって、メモリセルのしきい値Vthの変化量は、図21(d)に示すように初期的に大きく、徐々に少なくなる。

【0013】一般に、ベリファイと呼ばれるメモリセルのしきい値確認動作を行いながら、浮遊ゲートへの電子注入を行う場合、図22のようになる。制御ゲート電圧 V cqは数発のパルスに分割され、各浮遊ゲートへの電子注入動作の後、ベリファイが行われる。図22では、便宜上ベリファイ動作時の制御ゲート電圧 V cqは0V にしてあるが、ベリファイの方法によって制御ゲートに何らかの電圧が印加される場合が多い。ベリファイによってメモリセルのしきい値が所望の値に達したと検知されると、電子注入動作は終了される。同時に複数個のメモリセルに電子注入を行う場合は、ベリファイによってメモリセルのしきい値が所望の値に達したと検知されると、メモリセル毎に電子注入動作は終了される。

【0014】図23は図22と同じ方法で複数のメモリ セルに電子注入を行った場合の、各メモリセルのしきい 値の変化を示す図である。通常、メモリセルの形状は少 しづつばらついていて、その結果、電子注入の時経変化 がばらつく。最も電子注入しやすいメモリセルでは、直 ぐにメモリセルのしきい値の収まるべき範囲の上限Vth -maxに達し、1回目の電子注入動作でしきい値がVth-m axを越えないように電圧Vppの上限電圧Vpp-maxは決ま る。最も電子注入しにくいメモリセルでは、メモリセル のしきい値の収まるべき範囲の下限Vth-minに達しにく く、所定の電子注入動作回数以内でしきい値がVth-min を越えるように電圧 V ppの下限電圧 V pp-minは決まる。 【0015】Vpp-max-Vpp-minはVppマージンと呼ば れ、正の値でなければならない。Vth-maxを下げしきい 値分布幅を狭くしようとすると、Vppを下げなければな らず V ppマージンは O Vに近づく。電子注入・放出を繰 り返すとトンネル酸化膜は劣化し、電子注入・放出特性

る。

5

題となる。

### [0016]

【発明が解決しようとする課題】 このように従来のNA NDセル型EEPROMにおいては、書き込み電圧Vpp を髙めると書き込み後のしきい値分布幅が広くなり、書 き込み電圧Vppを低めると書き込み速度が遅くなるとい う、いわゆるトレードオフの関係があった。そして、書 き込み電圧Vppマージンが狭いことから、素子信頼性が 低下するという問題があった。

もので、その目的とするところは、十分な書き込み電圧 Vppマージンを確保することができると共に、メモリセ ルのしきい値分布幅を狭くすることができ、かつ高速に 電子注入を行うことができるEEPROMを提供するこ とにある。

#### [0018]

【課題を解決するための手段】本発明の骨子は、書き込 み動作とビット毎ベリファイ動作のサイクルを繰り返し ながら、書き込み電圧Vppを徐々に髙めることにある。 書き込み電圧Vppはサイクル毎に△Vppだけ髙められ、 1回の書き込み時間△tは一定とされる。さらに、

"O"書き込み後のしきい値分布幅が△Vppとなるよう C、 $\Delta V pp$ ,  $\Delta t$  は設定される。

【0019】即ち、本発明(請求項1)は、半導体層上 に電荷蓄積層と制御ゲートを積層して構成された電気的 書き替え可能なメモリセルがマトリクス状に配置された メモリセルアレイと、メモリセルアレイ中の任意の個数 のメモリセルのしきい値を変動させるため、制御ゲート と半導体層との間にしきい値変動電圧パルスを時間△ t 0 の間印加するしきい値変動手段と、任意の個数メモリ セルのしきい値変動電圧パルス印加後の状態を検知する しきい値ベリファイ手段と、任意の個数のメモリセルの うち、所望のしきい値に達していないしきい値変動不十 分のメモリセルに対して、しきい値変動電圧パルスを時 間△tの間印加し、再びしきい値を変動させる再しきい 値変動手段とを備え、しきい値変動手段によるしきい値 変動動作としきい値ベリファイ手段によるしきい値ベリ ファイ動作の後、再しきい値変動手段による再しきい値 変動動作としきい値ベリファイ動作を、メモリセルのし きい値が所望の値に達するまで繰り返す不揮発性半導体 40 記憶装置において、しきい値変動電圧パルスを、再しき い値変動動作の度にバルス波高増分△Vppだけ高め、所 望のしきい値に達したメモリセルのしきい値分布幅が| △Vpp | となるように電気的にデータ消去或いはデータ 書き込みを行うことを特徴とする。

【0020】また、本発明(請求項2)は、半導体層上 に電荷蓄積層と制御ゲートを積層して構成された電気的 **掛き替え可能なメモリセルがマトリクス状に配置された** メモリセルアレイと、メモリセルのデータをデータ

中の任意の個数のメモリセルのしきい値を変動させるた め、制御ゲートと半導体層との間に、書き込みデータ ( "1", "2", …, "n") に応じたしきい値変動 電圧パルス (Vpp1, Vpp2, …, Vppn) を印加する 書き込みパルス印加手段と、任意の個数のメモリセルの しきい値変動パルス印加後の状態を検知するしきい値べ リファイ手段と、任意の個数のメモリセルのうち、書き 込みデータ("1", "2", …, "n") に応じた所 望のしきい値(Vth1, Vth2, …, Vthn)に達して 【0017】本発明は、上記の事情を考慮してなされた 10 いない書き込み不十分のメモリセルに対して、書き込み データに応じたしきい値変動パルスを印加し、再び同時 に書き込みデータに応じてしきい値変動させる再書き込 みパルス印加手段とを備え、書き込みパルス印加手段に よるしきい値変動動作としきい値ベリファイ手段による しきい値ベリファイ動作の後、再書き込みパルス印加手 段による再しきい値変動動作としきい値ベリファイ動作 を、メモリセルのしきい値が書き込みデータに応じた所 望の値に達するまで繰り返す不揮発性半導体記憶装置に おいて、しきい値変動電圧パルスは、Vpp1 = Vpp2 -20  $\triangle V ppd2 = V pp3 - \triangle V ppd2 = \cdots = V ppn - \triangle V ppdn &$ なっていて、所望のしきい値は、Vthi - Vthi-1 = △ Vppdi(i=2, 3, …, n) であることを特徴とす

> 【0021】ここで、本発明の望ましい実施態様として は、次のものがあげられる。

- (1) 書き込みパルス印加手段によるしきい値変動電圧パ ルスは時間 Atoの間印加され、再書き込みパルス印加 手段によるしきい値変動電圧パルスは時間△tの間印加 され、しきい値変動電圧パルスは再しきい値変動動作の 30 度にパルス波高増分△Vppだけ高められ、所望のしきい 値に達したメモリセルのしきい値分布幅が | △∨pp | と なるように電気的にデータ書き込みを行うこと。
  - (2) しきい値変動動作及び再しきい値変動動作中に用い られるしきい値変動パルス波髙は一定であること。
  - (3) 再しきい値変動動作中に用いられるしきい値変動バ ルス波高はパルス幅 Atの間にパルス波高増分 AV ppだ け高められ、しきい値変動動作中に用いられるしきい値 変動パルス波髙はパルス幅△t0 の間に△Vpp×△t0 /Δ t だけ髙められること。
  - (4) 再しきい値変動動作中に用いられるしきい値変動パ ルス波高はパルス幅A tの間にパルス波髙増分A V ppだ け一定の増加率をもって高められ、しきい値変動動作中 に用いられるしきい値変動パルス波高はパルス幅△to の間に $\Delta V pp \times \Delta t 0 / \Delta t$  だけ一定の増加率をもって 高められること。
    - (5) しきい値変動動作中に用いられるしきい値変動パル ス幅 Δ t 0 と、再しきい値変動動作中に用いられるしき い値変動パルス幅△tとは等しいこと。
- (6) しきい値変動動作中に用いられるしきい値変動パル "0"の状態に消去する消去手段と、メモリセルアレイ 50 ス幅△t0は、再しきい値変動動作中に用いられるしき

い値変動パルス幅△tより長いこと。

(7) メモリセルは複数個づつ直列接続されNANDセル 構造を形成し、第1の選択ゲートを介してビット線に接 続され、第2の選択ゲートを介してソース線に接続され ること。

#### [0022]

【作用】本発明においては、書き込み電圧Vppは書き込 み時間の経過とともに徐々に髙められ、書き込みやすい メモリセルに対しては、比較的低い書き込み電圧Vppで 書き込みを完了し、書き込み難いメモリセルに対して は、比較的高い書き込み電圧Vppで書き込みを行うこと で、広い書き込み電圧Vppマージンを得ることができ る。

【0023】また、"0" 書き込み後のしきい値分布幅 がΔVppとなるように、ΔVpp、Δtは設定されるとい うことは、1サイクルでのしきい値シフト量がほぼ―定 値ΔVppであるということで、トンネル電流の流れる絶 縁膜に印加される電圧は毎サイクル同じように平均的に なるよう制御され、その最大値が低減でき、信頼性が向 上する。

#### [0024]

【実施例】以下、本発明の実施例を図面を参照して説明 する。図l(a)は、本発明の実施例に用いた不揮発性 メモリセルの構造を示している。n型シリコン基板7の 上のp型ウェル6の上に浮遊ゲート(電荷蓄積層)3と 制御ゲート1が積層形成される。 p型ウェル6と浮遊ゲ ート3はトンネル酸化膜4によって絶縁され、浮遊ゲー ト3と制御ゲート1はゲート間絶縁膜2によって絶縁さ れている。n型拡散層5はメモリセルトランジスタのソ ース・ドレインを形成する。

【0025】浮遊ゲート3と制御ゲート1との間の容 量、浮遊ゲート3とp型ウェル6との間の容量は、それ ぞれ図 1 ( b )に示すようにCcgとCoxである。容量C oxは浮遊ゲート3とn型拡散層5との間の容量も含む。 メモリセルはそのしきい値でデータを記憶し、しきい値 は浮遊ゲート3に蓄えられる電荷量で決まる。浮遊ゲー ト3中の電荷量は、トンネル酸化膜4を通るトンネル電 流で変化させられる。

【0026】即ち、p型ウェル6とn型拡散層5に対し 膜4を通して電子が浮遊ゲート3に注入され、しきい値 は高くなる。逆に、制御ゲート1に対してp型ウェル6 とn型拡散層5を高電位にすると、トンネル酸化膜4を 通して電子が浮遊ゲート3から放出され、しきい値は低

【0027】図2は、本発明の第1の実施例に係わる電 子注入方式を示している。(a)は制御ゲート電圧Vc g、(b)は浮遊ゲート電位Vfg、(c)はトンネル電 流 I tunne1、(d)はメモリセルのしきい値Vthであ る。

【0028】制御ゲートには高電圧Vppパルスが与えら れ、Vppパルス印加後にベリファイが行われる。最初の Vppパルス電圧はVcq0 で、徐々に△Vppづつ高められ る。パルス幅は一定時間△ t である。△ t と△ V ppは、 1回の電子注入動作でのメモリセルのしきい値の最大変 化量 $\Delta V$  thが、 $\Delta V$  ppと等しくなるようにされる。実際 には、Vppが十分高くトンネル電流が十分流れ出すよう になった時、1回の電子注入動作でのメモリセルのしき い値変化量△Vthを△Vppと等しくなるようにすると、 10 1回の電子注入動作で注入される電子が、次の電子注入 動作でのVppの増加分△Vppによるトンネル酸化膜に印 加される電圧増加をキャンセルし、それ以降、しきい値

【0029】初期パルス電圧Vcg0を十分小さくしてお けば、最も電子注入しやすいメモリセルのしきい値は、 確実にしきい値の上限 V th-max以下に制御でき広い V pp マージンが得られ、また、同時にVth-max-Vth-min= △Vppとすることができる。最も電子注入しにくいメモ リセルでは、V ppが高められることによって高速にV th 20 -minに達する。ベリファイによって各メモリセル毎にし きい値が検証され、しきい値下限Vth-minに達している と検知されると、各メモリセル毎に電子注入動作は終了 させられる。

変化量 ΔV thは毎回一定値 ΔV ppとなる。

【0030】との方式では、さらに電子注入量の増加に 従って、V ppが高められるため、浮遊ゲート電圧V fgの 最大値Vfg-maxが抑えられ、トンネル酸化膜の劣化も抑 制される。実際には、しきい値変化量△V thが毎電子注 入動作時に一定値AVppとなり、浮遊ゲート電圧Vfgも 毎回同じように印加され、その結果、Vfg-maxが抑えら 30 れる。

【0031】図3は、本発明の第2の実施例に係わる電 子注入方式を示している。基本的には第1の実施例と同 様であるが、電子注入初期の数発のパルスを1つにまと め、ベリファイ動作を省くことで高速化している。この 方式では、図2に示される電子注入方式で、メモリセル のしきい値が電子注入初期の数発のパルスで V th-minに 達しないような場合、電子注入を高速に行うためには有 効である。

【0032】図4は、第2の実施例において、最も電子 て制御ゲート1を十分高い電位にすると、トンネル酸化 40 注入されやすいメモリセル、典型的なメモリセル、最も 電子注入されにくいメモリセル、のしきい値の時経変化 を示すものである。トンネル酸化膜の劣化を防ぐために は、Vfg-maxが小さい方がよい。このため、図5に示す ように、Vppバルス幅△tとVpp増加率△Vppを小さく するとよい。しかし、これではベリファイ動作回数が増 加し、電子注入に時間がかかる。また、必要以上にしき い値分布幅が狭く、無駄が多い。

> 【0033】図6は、本発明の第3の実施例に係わる電 子注入方式を示している。これは、図5に見られるVpp 50 パルスを数発ずつまとめたものである。初期的には、図

3. 4で説明したように、より多くのVppパルスをまと めている。この方法によって、浮遊ゲート電圧Vfdはほ ぼ一定となり、図3,4で説明した方式よりトンネル酸 化膜の劣化を抑えつつ、同様に V th-max- V th-min= △ Vppとし、高速に電子注入できる。

【0034】図7は、本発明の第4の実施例に係わる電 子注入方法を示すものである。これは、図6で示される 方法で、△t0→0, △Vpp0 →0としたもので、各Vpp パルスは一定の d V pp/d t を持ち、連続的にΔ V ppだ け上昇する。との方法では電子注入中の浮遊ゲート電位 10 をほぼ一定にすることができ、トンネル酸化膜の劣化は 最小に抑えられる。

【0035】以上説明したNMOSメモリセルへの電子 注入動作中は、Vppが十分高ければチャネル部は反転し ていて、ドレイン、ソース、チャネル部は同電位であ る。よって、例えば図7に示される方法は、以下に示す 図8.9のような方法と同じである。

【0036】図8に示される方法は、制御ゲート電圧V cqを一定にし、ドレイン電圧Vd を徐々に低下させる。 は同じ効果を生む。図8に示される方法で、ドレインに 印加する電圧の初期値Vdoが高く、耐圧を越えてしまう ようであれば、図9に示される方法を用いればよい。つ まり、ドレイン電圧の初期値V dOを下げて、同時に制御 ゲートの初期値Vcg0も下げる。ドレイン電圧Vdが0 Vまで下がりきったら、制御ゲート電圧VcgをVd0だけ 上げ、V d を V doから下げていく。このような方式で も、図7に示される方法と同じ効果が得られる。

【0037】また、図7~9では、dVpp/dt=一定 ·/dt≧0を保持しながらVppを△tの時間に△Vppの 率で変化させ、かつ電子注入後のしきい値分布幅が△Ⅴ ppとなるようにすれば、d V pp/d t = 一定の場合に近 い効果が得られる。

【0038】電圧Vppには勿論上限があり、それはデバ イスの耐圧Vbreak で決まる。VppがVbreak に達した らそれ以上はV ppは高められない。この場合でも、V pp がV break に達するまでの間、本発明による効果が得ら れる。また、図2~9では、電子注入の場合について説 明したが、電子放出の場合もp型ウェルに対する制御ゲ 40 ートの極性を反転させ、同様に実施できる。

【0039】図10は、本発明の第5の実施例に係わる NANDセル型EEPROMのメモリセルアレイを示し ている。8個のメモリセルM1~8が、それぞれ隣接す るもの同士でソース、ドレインを共有する形で直列接続 されて1つのNANDセルを構成し、一方の端子は第1 の選択トランジスタS1を介してビット線BLに接続さ れる。また、他方の端子は第2の選択トランジスタS2 を介して、共通ソース線Vsに接続される。選択ゲート SG1、2は選択トランジスタS1、2のゲート電極、

制御ゲートCG1~8はメモリセルのゲート電極であ る。制御ゲートCGを共有するメモリセル群でページを 構成し、選択ゲートSGを共有するNANDセル群でブ ロックを構成する。1つ1つのメモリセルは図1のよう な構造をしていて、メモリセルアレイは共通のp型ウェ ルに形成されている。

【0040】CのNANDセル型EEPROMの消去・ 書き込み、読み出し、書き込みベリファイの各動作は、 次の通りである。消去は、ブロック単位で行われる。p 型ウェルを高電圧Vpp(~20V)にし、選択ブロック 内の制御ゲートCG1~8を0Vにする。非選択ブロッ ク内の制御ゲートと全ての選択ゲートは、Vppにされ る。浮遊ゲート内の電子はp型ウェルに放出され、メモ リセルのしきい値は負となる。

【0041】消去後、ページ単位で一括してデータ書き 込みが、ビット線から最も離れた位置のページから行わ れる。書き込み動作時は、選択されたページの制御ゲー ト (例えばCG4) にVpp (10~20V程度) を印加 し、非選択のページの制御ゲートCG1~3、5~8と これによって図7に示される方法と図8に示される方法 20 第1の選択ゲートSG1に中間電位Vm(~10V)を 印加する。ビット線BLには、"0"書き込み動作の場 合0 V、"1"書き込み動作の場合 V mを与える。第2 の選択ゲートSG2は0Vである。

【0042】"0"書き込み動作の場合、選択された制 御ゲートCG4とチャネルの電位差Vppによって、電子 がチャネルから浮遊ゲートにトンネル電流によって注入 され、しきい値は正の方向に変化する。"1"書き込み 動作の場合、チャネルの電位がVmにされているので、 トンネル酸化膜にかかる電界は弱く電子の浮遊ゲートへ としたが、現実的にこれが困難である場合でも、 d V pp 30 の実効的な注入は起こらない。よって、しきい値は変化 しない。

> 【0043】書き込み動作後、メモリセルのしきい値を 確認するための、ベリファイが行われる。選択された制 御ゲート (例えばCG4) にベリファイ電位 (~0.5 V) を与え、非選択の制御ゲートCG1~3,5~8、 第1,2の選択ゲートSG1,2を電源電圧Vccにす る。もし"0"書き込み動作後に、ビット線BLとソー ス線が電気的に通じれば、その選択されたメモリセルの しきい値はベリファイ電位以下で"0"書き込み不十分。 で、再書き込み時に"0"書き込み動作が再度実行され る。そうでなければ、しきい値はベリファイ電位以上で "0" 書き込み十分で、それ以上の浮遊ゲートへの電子 注入は必要でないと判断され、再書き込み時は"1"書 き込み動作が実行される。"1" 書き込み動作後はメモ リセルのしきい値に拘らず、再書き込み動作時に再度 "1"書き込み動作が実行される。

【0044】書き込み動作とベリファイ動作を繰り返し ながらデータ書き込みを行うことで、書き込み時間は各 メモリセル毎に調節される。1ページ分のメモリセル全 50 てが書き込み十分と検出されると、1ページ分のデータ

書き込みは終了する。

【0045】読み出しは、選択された制御ゲート(例えばCG4)を0Vにし、非選択の制御ゲートCG1~3、5~8、第1、2の選択ゲートSG1、2を電源電圧Vccにする。予め充電されているビット線BLの電位が下がれば、メモリセルのしきい値は0V以下でデータは"1"である。ビット線BLの電位が保持されれば、メモリセルのしきい値は0V以上でデータは"0"である。読み出し動作から、メモリセルのしきい値は電源電圧Vcc以下でなければならない。

11

[0046]次に、このようなNANDセル型EEPROMの、書き込み時の選択された制御ゲートCGへの書き込み電圧Vppの印加方法を説明する。図11は、制御ゲートを駆動する回路の構成を示す図である。各制御ゲート。選択ゲートに対して、制御ゲートドライバ11、第1、第2選択ゲートドライバ10、12の出力を選択的に転送する、転送回路9が設けられる。セルアレイ8のブロックに対応する10個の転送回路9群はブロック選択信号ゆwi、ゆwBiによって選択される。昇圧回路13は電源電圧Vccから書き込み・消去時に必要なVpp、Vmを発生し、制御ゲートドライバ11、第1、2選択ゲートドライバ10、12に供給する。

【0047】図12は、図11の制御ゲートCG4の転送回路9、制御ゲートドライバ11、昇圧回路13の構成をより具体的に示している。転送回路9は、nチャネルMOSトランジスタ(n-ch. MOS Tr.) Qn1とpチャネルMOSトランジスタ(p-ch.MOS Tr.) Qp1で構成されるCMOS転送回路と、n-ch. MOS Tr. Qn2で構成されるリセット回路から構成される。信号ゆwi, ゆwBi がそれぞれ"H"、"L"となるとノードN1の電圧が制御ゲートへ転送され、"L"、"H"となると制御ゲートは接地される。昇圧回路13は、Vm昇圧回路14とVpp昇圧回路15から構成される。制御ゲートドライバ11は、第1スイッチ回路16、第2スイッチ回路17、第3スイッチ回路18から構成される。

【0048】第1スイッチ回路16は、Vm昇圧回路14の出力VmをノードN1に接続するか否かを制御する。第2スイッチ回路17は、Vpp昇圧回路15の出力VppをノードN1に接続するか否かを制御するが、ノードN1に転送される電圧はVpp $-\Delta V$ ppである。第3スイッチ回路18は、Vpp昇圧回路15の出力VppをノードN1に接続するか否かを制御するが、ノードN1にVppを転送する時の電流量は、ノードN1の電位の上昇率 dVpp/d t を制御するために制御される。

【0049】図13は、制御ゲートドライバ11の具体的な構成を示している。第1スイッチ回路16は、p-c h. MOS Tr. Qp2 $\sim$ 4, n-ch. MOS Tr. Qn3,4, n チャネル DタイプMOSトランジスタ(n-ch. D-type MOS Tr.)QD1、及びインバータ 11 から構成される。Qp2、3、Qn3,4とインバータ 11 で構成される回路は、0 V

とV ccの間で振幅する信号 $\phi$ 1 を、0 V からV ppの間を振幅する信号に変換する。 $\phi$ 1 が "L" で、Q p4のゲートはV pp、Q D1のゲートは0 V となり、V m とN 1 は切り離される。 $\phi$ 1 が "H" で、Q p4のゲートは0 V 、Q D1のゲートはV ppとなり、V m とN 1 は接続される。Q D1は、N 1 がV ppとなった場合にV ppがQ p4に転送されるのを防ぐためのものである。

【0051】第3スイッチ回路18は、p-ch. MOS Tr. Qp9~11, n-ch. MOS Tr. Qn7,8とインバータ I 3と電流制御回路19から構成される。 φ3 が "L" で、Qp11のゲートはVppとなり、VppとN1は切り離される。 φ3 が "H" で、Qp11のゲートは0Vとなり、Vppと20 N1は接続され、VppはN1に電流制御回路19により d Vpp/d t を制御されながら転送される。

【0052】p-ch. MOS Tr. Qp12, n-ch. MOS Tr. Qn9, n-ch. D-type MOS Tr. Qp2は、N1をVC+或いはVccにするための回路である。 φ4 が "H"でN1はVC H、 φ4 が "L"でN1はVccとなる。電圧VCHは通常 0 Vで、ベリファイ時にベリファイ電圧VVRFY(~0.5 V)になる。QD2は、信号φ5 が "L"となってノードN1にVmやVppが印加された場合に、Qp12 にVmやVppが転送されないようにするためのものである。

【0053】図14は、図13中の電流制御回路19の 具体的な構成を示す図である。図14(a)は、p-ch. MDS Tr. Qp13~15とn-ch. D-type MOS Tr. QD3,4から 構成され、信号 φ38は図13中の信号 φ3の反転信号で ある。信号 φ3が"H"、φ38が"L"となってノード N2がVppとなると、Qp15のゲートはVpp-2Vtp (Vtpはp-ch. MOS Tr. のしきい値)となり、ノードN 3からN1への電流はQp15で制御される。

【0054】図14(b)は、p-ch. MOS Tr. Qp16,17. n-ch. MOS Tr. Qn10, キャパシタC1と抵抗R1から構成される。信号ゆ3が"H"、ノードN2がVppとなると、Qp16のゲートはVppから0VまでキャパシタC1と抵抗R1により制御され変化する。よって、ノードN3からN1への電流はQp16で制御される。 【0055】図15は、以上のように構成されたEEPROMの書き込み動作を示すタイミング図である。とと

ROMの書き込み動作を示すタイミング図である。ととでは、制御ゲートCG4が選択されているとする。まず、電圧Vm、Vppが昇圧回路14、15によって電源電圧Vccから昇圧される。電圧Vppは、書き込み/ベリファイが繰り返される毎に、Vpp1からVtpづつ高くなる。図12に見られる信号φwi、φwBi は選択されたブ

ロックで、それぞれVpp, OVである。

【0056】 書き込み動作は、信号 の4 が "L" となってノード N1が V ccとなり、選択されたブロックの制御ゲート CG1~8は全て V ccとなる。同時に選択されたブロックの選択ゲート SG1も V ccにされ、ビット線 B Lは "1" 書き込みの場合のみ V ccにされる。選択ゲート SG2は書き込み動作中 0 V とされる。 の1 が "H" となって、制御ゲート CG1~8、選択ゲート SG1、 "1" 書き込みビット線 B Lは V m となる。 選択された制御ゲート CG4は、 の3 が "H"となることで V m か 10 ら V pp1 まで時間 Δ t 0 かけて制御されながら上げられる。非選択制御ゲート CG1~3、5~8と選択ゲート SG1、"1"書き込みビット線 B Lは V m のままである。非選択の制御ゲートに関する信号 の1、 の2、 の3 の4 は 図中点線で示してある。

 $\{0057\}$   $\phi$ 4 が "H" となって全制御ゲートCG1  $\sim$ 8 は0 V となる。このとき、選択ゲートSG1 も0 V にリセットされ、遅れてビット線 B L が0 V にリセットされる。

【0058】続いて、ベリファイ動作となる。選択制御 ゲートCC4はベリファイ電位VVRΓYになり、非選択制 御ゲート $CG1\sim3$ ,  $5\sim8$ は $\phi4$ が "L" となってV ccとされる。選択ゲートSG1, 2もV ccとなる。

"0"書き込みすべきメモリセルのしきい値がVVRFYを越えたと検出されると、再書き込み動作時に"1"書き込みが行われ、過剰"0"書き込みが防がれる。"0"書き込みすべきメモリセルのしきい値がVVRFYを越えてない検出されると、再書き込み動作時に"0"書き込みが再度行われる。"1"書き込みすべきメモリセルでは、再書き込み動作時には"1"書き込みが再度行われる。

【0059】2回目以降の書き込み動作では、選択制御ゲートCG4はVmまで充電された後、 $\phi$ 2 が出力され、前回の書き込み動作時の選択制御ゲート最大電圧まで急速に充電される。更に、 $\phi$ 3 が "H"となって、Vtpだけ時間 $\Delta$ tをかけて制御されながら上げられる。例えば、2回目の書き込み動作時には、Vpp1 からVpp2 (Vpp2 = Vpp1 + Vtp) まで制御されながら上げられる。

【0060】初回の書き込み動作時の(Vpp1-Vm)  $/\Delta$  t0 と2回目以降の書き込み動作時の $Vtp/\Delta$  tははぼ同じ値になるように設定される。初回の書き込み動作時には、最も速く"0"書き込みされるメモリセルのしきい値が、"0"書き込み後収まるべきしきい値分布の最大値以下になるよう、2回目以降の書き込み動作時には、"0"書き込みすべきメモリセルのしきい値が $\Delta$   $Vpp(\Delta VppはVppの増加率で、この例では<math>Vtp$ ) シフトするように、設定される(図16)。よって、"0"書き込み後のしきい値分布幅は $\Delta Vpp$ (この例ではVtp) となる。

14

【0061】データ書き込みは、以上の書き込み動作とベリファイ動作を繰り返し行い、全ての"0"書き込みすべきメモリセルのしきい値が、VVRFYを越えたと検出されると、終了する。

【0062】制御ゲートドライバ11の他の実施例を、図17、18に示す。とこでは、2つのVpp昇圧回路A20とVpp昇圧回路B21が設けられ、それぞれの出力はVppA、VppBである。第4スイッチ回路22は、Vpp昇圧回路A20の出力VppAをノードN1に接続するか否かを制御する。

【0063】図19は、書き込み動作を示すタイミング図である。VppA、VppB は初回の書き込み動作時は同じVpp1 で、2回目の書き込み動作以降VppB = VppA +  $\Delta Vpp$ とされる。VppA , VppB 以外は、図15と同じである。Con実施例では、 $\Delta Vpp$ の設定が、図12 , 13 に示される実施例より容易である。

【0064】図20は、本発明の第7の実施例に係わる 電子注入方式を示している。これは、1つのメモリセル に3つの状態 (データ "0", "1", "2") を記憶 させるものである。Vppパルス波形は、図7に示したも のと同じであるが、"2"書き込みするメモリセルと "1"書き込みするメモリセルに印加される電圧は△V ppB だけ異なる。また、ベリファイ動作で、"2"書き 込みすべきメモリセルで所望のしきい値(VVRFY2)に 達していないもの、"1"書き込みすべきメモリセルで 所望のしきい値(VVRFY1)に達していないもの、がそ れぞれ検出され、それらのメモリセルのみ"2"或いは "1"追加書き込みが行われる。この時、d V pp2 /d  $t = dVpp1 / dt = \Delta VppA$  とされ、 $\Delta VppA$  はメモ リセルのしきい値変化量dVth/dtと等しくされる。 【0065】 これによって"2"と"1"書き込み後の しきい値分布ΔVthはΔVppA となる。また、ΔVppB は、"2"と"1"書き込み後のしきい値分布の間のし きい値マージンΔVmarjinにしきい値分布幅ΔVthを加 えたものと等しくされる (ΔVppB = ΔVth+ΔVmari in、又はΔVppB = VvRFY2 - VvRFY1)。これによっ て、"2"と"1"書き込みはそれぞれ独立に並行処理 され、高速に書き込みが行われる。当然、メモリセルの トンネル酸化膜に印加される最大電圧は最小に抑えられ

【0066】また、"2" と"1" 書き込みがそれぞれ独立に並行処理され、高速に書き込みが行われるという意味では、Vppパルス波形はいかなる形の場合でも、"2" 書き込みするメモリセルと"1" 書き込みするメモリセルに印加される電圧を $\Delta Vpp$ B だけ差をつけるととは効果がある。

【0067】以上の主旨に従えば4値以上の多値記憶の場合も同様に実施できる。図20では、電子注入の場合について説明したが、電子放出の場合もp型ウェルに対50 する制御ゲートの極性を反転させ、同様に実施できる。

【0068】基本的に本発明は、電子(正孔)注入或いは放出による浮遊ゲートの電位変化が、徐々に高められるVppによって浮遊ゲート下の電子(正孔)が移動する酸化膜部分に印加される電界の上昇を打ち消すようにしていることに特徴がある。よって、この主旨に従えば、以上の説明の実施例のようにチャネル全面を介するトンネル電流で電子(正孔)注入或いは放出を行うもの以外に、例えば、ドレイン又はソースと浮遊ゲートの間のトンネル電流で行うものや、ホットエレクトロン或いはホットホールで行うものでも、同様の効果が得られる。【0069】

【発明の効果】以上説明したように本発明によれば、書き込み動作とビット毎ベリファイ動作のサイクルを繰り返しながら、書き込み電圧Vppを徐々に高めることにより、十分なVppマージンを確保し、メモリセルのしきい値分布幅を狭く、高速に電子注入を行うことができるEEPROMを実現することができる。また、電子放出もメモリセルの制御ゲート電圧極性を反転することで容易に実施できる。さらに、メモリセルが p チャネルMOSトランジスタの場合も同様に実施できる。

#### 【図面の簡単な説明】

【図1】本発明の実施例に用いたメモリセルの構造と等 価回路を示す図。

【図2】第1の実施例における、ベリファイ動作を取り 入れた電子注入方式による電子注入特性を示す図。

【図3】第2の実施例における、ベリファイ動作を取り入れた電子注入方式による電子注入特性を示す図。

【図4】第2の実施例における、ビット毎ベリファイ動作を取り入れた従来の電子注入方式によるメモリセルのしまい値変化を示す図。

【図5】第2の実施例における、よりメモリセルのしきい値の制御性を高めるための、ベリファイ動作を取り入れた、電子注入方式による電子注入特性を示す図。

【図6】第3の実施例における、ベリファイ動作を取り 入れた電子注入方式による電子注入特性を示す図。

【図7】第4の実施例における、ベリファイ動作を取り入れた電子注入方式による電子注入特性を示す図。

【図8】第4の実施例における、ベリファイ動作を取り 入れた電子注入方式の変形例を示す図。

【図9】第4の実施例における、ベリファイ動作を取り 40 入れた電子注入方式の変形例を示す図。

【図10】第5の実施例における、NANDセル型EE PROMのメモリセルアレイを示す図を示す図。

【図11】第5の実施例における、制御ゲートを駆動する回路の構成を示す図。

【図12】第5の実施例における、制御ゲートドライバの回路構成を示す図。

【図13】第5の実施例における、制御ゲートドライバ

の具体的な回路構成を示す図。

【図 14】第5の実施例における、制御ゲートドライバ中の電流制御回路の具体的な構成を示す図。

16

【図15】第5の実施例における、書き込み/ベリファイ動作を説明するためのタイミング図。

【図 1 6 】第5の実施例における、メモリセルの書き込み特性を示す図。

【図17】第6の実施例における、制御ゲートドライバの構成を示す図。

10 【図18】第6の実施例における、制御ゲートドライバの具体的な回路構成を示す図。

【図19】第6の実施例における、書き込み/ベリファイ動作を説明するためのタイミング図。

【図20】第7の実施例における、ベリファイ動作を取り入れた電子注入方式及びその電子注入特性を示す図。

【図21】従来の電子注入方式による電子注入特性を示す図。

【図22】ベリファイ動作を取り入れた従来方式による 電子注入特性を示す図。

20 【図23】ビット毎ベリファイ動作を取り入れた従来の 電子注入方式によるメモリセルのしきい値変化を示す 図。

## 【符号の説明】

	1…制御ゲート	2…ゲート間絶縁
	膜	•
	3…浮遊ゲート	4…トンネル酸化
	膜	
		6…p型ウェル
	7… n型基板	8…NANDセル
	型セルアレイ	
	9 …転送回路	10…第1選択ゲ
	ートドライバ	
•	11…制御ゲートドライバ	12…第2選択ゲ
	ートドライバ	
	13…昇圧回路	1 4 ··· V m昇圧回
-	·路广···································	· · · · · · · · · · · · · · · · · · ·
	15…V pp昇圧回路	16…第1スイッ
	チ回路	
	17…第2スイッチ回路	18…第3スイッ
	チ回路	
	19…電流制御回路	20 ··· V pp昇圧回
	路A	
	2 1 ··· V pp昇圧回路 B	22…第4スイッ


Qn …n チャネルMOSドランジスタ


Qp …n チャネルMOSトランジスタ


QD …n チャネルDタイプMOSトランジスタ


I…CMOSインバータ

チ回路












【図13】




【図17】




[図15]





【図16】






【図19】







フロントページの続き

(51)Int.Cl.<sup>6</sup> H O l L 29/792 識別記号 庁内整理番号 FI

5術表示簡所

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 ·

【発行日】平成13年3月23日(2001.3.23)

【公開番号】特開平7-169284

【公開日】平成7年7月4日(1995.7.4)

【年通号数】公開特許公報7-1693

【出願番号】特願平5-311740

【国際特許分類第7版】

G11C 16/06

H01L 21/8247

29/788

29/792

[FI]

G11C 17/00 510 D

H01L 29/78 371

#### 【手続補正書】

【提出日】平成12年4月24日(2000.4.2 4)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

### 【特許請求の範囲】

【請求項1】半導体層上に電荷蓄積層と制御ゲートを積層して構成された電気的書き替え可能なメモリセルがマトリクス状に配置されたメモリセルアレイと、

前記メモリセルアレイ中の任意の個数のメモリセルのしきい値を変動させるため、前記制御ゲートと前記半導体層との間にしきい値変動電圧パルスを時間△t0の間印加するしきい値変動手段と、

前記任意の個数のメモリセルの前記しきい値変動電圧パルス印加後の状態を検知するしきい値ベリファイ手段 と

前記任意の個数のメモリセルのうち、所望のしきい値に達していないしきい値変動不十分のメモリセルに対して、しきい値変動電圧バルスを時間△tの間印加し、再びしきい値を変動させる再しきい値変動手段とを備え、前記しきい値変動手段によるしきい値で動動作と前記しきい値でリファイ動作の後、前記再しきい値で助手段による再しきい値で助動作と前記しきい値でリファイ動作を、メモリセルのしきい値が前記所望の値に達するまで繰り返す不揮発性半導体記憶装置において、

前記しきい値変動電圧パルスを、前記再しきい値変動動作の度にパルス波高増分ΔVppだけ高め、

前記所望のしきい値に達したメモリセルのしきい値分布幅が | ΔVpp | となるように電気的にデータ消去或いは

データ書き込みを行うことを特徴とする不揮発性半導体 記憶装置。

【請求項2】半導体層上に電荷蓄積層と制御ゲートを積層して構成された電気的書き替え可能なメモリセルがマトリクス状に配置されたメモリセルアレイと、

前記メモリセルアレイの各メモリセルのデータをデータ "O"の状態に消去する消去手段と、

前記メモリセルアレイ中の任意の個数のメモリセルのしきい値を変動させるため、前記制御ゲートと前記半導体層との間に、書き込みデータ("1","2",…,

"n") に応じたしきい値変動電圧パルス (Vpp1, Vpp2, …, Vppn) を印加する書き込みパルス印加手段と、

前記任意の個数のメモリセルの前記しきい値変動電圧パルス印加後の状態を検知するしきい値ベリファイ手段 と

前記任意の個数のメモリセルのうち、書き込みデータ ("1", "2", …, "n") に応じた所望のしきい値 (Vth1, Vth2, …, Vthn) に達していない書き込み不十分のメモリセルに対して、書き込みデータに応じたしきい値変動電圧パルスを印加し、再び書き込みデータに応じてしきい値変動させる再書き込みパルス印加手段とを備え、

前記書き込みパルス印加手段によるしきい値変動動作と 前記しきい値ベリファイ手段によるしきい値ベリファイ 動作の後、前記再書き込みパルス印加手段による再しき い値変動動作と前記しきい値ベリファイ動作を、メモリ セルのしきい値が書き込みデータに応じた前記所望の値 に達するまで繰り返し、

前記しきい値変動電圧パルスは、 $Vpp1 = Vpp2 - \Delta V$ ppd2 =  $Vpp3 - \Delta Vppd3 = \cdots = Vppn - \Delta Vppdn となっていて、$ 

前記所望のしきい値は、V thi -V thi -1 =  $\Delta V$  ppdi ( $i=2,3,\cdots,n$ ) であることを特徴とする不揮発性半導体記憶装置。

【請求項3】前記書き込みパルス印加手段によるしきい値変動電圧パルスは時間 $\Delta$ t0の間印加され、前記再書き込みパルス印加手段によるしきい値変動電圧パルスは時間 $\Delta$ tの間印加され、

前記しきい値変動電圧パルスは再しきい値変動動作の度 にパルス波高増分ΔV ppだけ高められ、

前記所望のしきい値に達したメモリセルのしきい値分布幅が  $|\Delta V_{pp}|$ となるように電気的にデータ書き込みを行うことを特徴とする請求項2記載の不揮発性半導体記憶装置。

【請求項4】<u>電気的に書き込み可能な不揮発性半導体メ</u> モリセルと、

前記メモリセルを所定の書き込み状態にするために、時間と共にほぼ一定の割合で電圧が増加していく書き込みパルスを該メモリセルに印加し、前記メモリセルの書き込み状態を検出し、前記メモリセルが前記所定の書き込み状態に達したと検出すると該メモリセルへの書き込みを抑制する書き込み手段とを備え、

前記書き込みバルスは第1のバルス及び第1のバルスに 続く複数の第2のバルスに分割され、第1のバルスの幅 は第2のバルスの幅より長いことを特徴とする不揮発性 半導体記憶装置。

【請求項5】<u>電気的に書き込み可能な不揮発性半導体メ</u> モリセルと、

前記メモリセルを所定の書き込み状態にするために、時間と共にほぼ一定の割合で電圧が増加していく書き込みパルスを該メモリセルに印加し、前記メモリセルの書き込み状態を検出し、前記メモリセルが前記所定の書き込み状態に達したと検出すると該メモリセルへの書き込みを抑制する書き込み手段とを備え、

前記書き込みバルスはバルス幅のほぼ等しい複数のバルスに分割され、各々のバルス印加の度に書き込み状態検出のためのベリファイ動作が行われ、且つ最初の数発のバルスは1つにまとめられてベリファイ動作が省略されることを特徴とする不揮発性半導体記憶装置。

【請求項6】電気的に書き込み可能な複数の不揮発性半 導体メモリセルと、

前記メモリセルを所定の書き込み状態にするために、時間と共にほぼ一定の割合で電圧が増加していく書き込み パルスを該メモリセルに印加し、前記メモリセルの書き 込み状態を検出し、前記所定の書き込み状態に達したと 検出されたメモリセルへの書き込みをメモリセル毎に独 立に抑制する書き込み手段とを備え、

前記書き込みバルスは第1のバルス及び第1のバルスに 続く複数の第2のバルスに分割され、第1のバルスの幅 は第2のバルスの幅より長いことを特徴とする不揮発性 半導体記憶装置。 【請求項7】<u>電気的に書き込み可能な複数の不揮発性半</u> 導体メモリセルと、

前記メモリセルを所定の書き込み状態にするために、時間と共にほぼ一定の割合で電圧が増加していく書き込みパルスを該メモリセルに印加し、前記メモリセルの書き込み状態を検出し、前記所定の書き込み状態に達したと検出されたメモリセルへの書き込みをメモリセル毎に独立に抑制する書き込み手段とを備え、

前記書き込みバルスはバルス幅のほぼ等しい複数のバルスに分割され、各々のバルス印加の度に書き込み状態検出のためのベリファイ動作が行われ、且つ最初の数発のバルスは1つにまとめられてベリファイ動作が省略されることを特徴とする不揮発性半導体記憶装置。

【請求項8】<u>電気的に多値データ書き込み可能な複数の</u> 不揮発性半導体メモリセルと、

前記メモリセルを対応するそれぞれの所定の書き込み状態にするために、時間と共にほぼ一定の割合で電圧が増加していく書き込みバルスを対応するそれぞれのメモリセルに印加し、前記メモリセルの書き込み状態を検出し、前記所定の書き込み状態に達したと検出されたメモリセルへの書き込みをメモリセル毎に独立に抑制する書き込み手段とを備え、

前記書き込みパルスは、対応するメモリセルの達するべき書き込み状態に応じた電圧を有することを特徴とする 不揮発性半導体記憶装置。

【請求項9】前記書き込みパルスの電圧は段階的に増加 することを特徴とする請求項4~8の何れかに記載の不 揮発性半導体記憶装置。

【請求項10】前記書き込みバルスの電圧は時間と共に リニアに増加することを特徴とする請求項4~8の何れ かに記載の不揮発性半導体記憶装置。

【請求項11】前記書き込みバルスが印加されていない 期間に前記メモリセルの書き込み状態は検出されること を特徴とする請求項4、6又は8に記載の不揮発性半導 体記憶装置。

【請求項12】第1のパルスの幅は、第1のパルス印加後に前記メモリセルのしきい値電圧の増加の割合がほぼ前記書き込みパルスの電圧増加の割合に等しくなるように設定されていることを特徴とする請求項4又は5記載の不揮発性半導体記憶装置。

【請求項13】第1のバルスの幅は、第1のバルス印加後に少なくとも一つの前記メモリセルのしきい値電圧の増加の割合がほぼ前記書き込みバルスの電圧増加の割合に等しくなるように設定されていることを特徴とする請求項6~8の何れかに記載の不揮発性半導体記憶装置。【請求項14】前記メモリセルに対して少なくとも3つのしきい値電圧(Vt1,Vt2,Vt3)に対応した書き込み状態が設定可能であり、前記書き込みバルスの電圧として少なくとも3つの電圧(Vpp1,Vpp2,Vpp3)が設定されていて、少なくともしきい値差Vt1-Vt2 は書き

込み電圧差 V pp1 - V pp2 にほぼ等しいことを特徴とする請求項8記載の不揮発性半導体記憶装置。

【請求項15】前記書き込みバルスは第1のバルス及び第1のバルスに続く複数の第2のバルスに分割され、第1のバルスの幅は第2のバルスの幅より長いことを特徴とする請求項8記載の不揮発性半導体記憶装置。

【請求項16】前記書き込みパルスはパルス幅のほぼ等しい複数のパルスに分割され、各々のパルス印加の度に書き込み状態検出のためのベリファイ動作が行われ、且つ最初の数発のパルスは1つにまとめられてベリファイ動作が省略されることを特徴とする請求項8記載の不揮発性半導体記憶装置。